以文本方式查看主题

-  睿志音响技术论坛  (http://bbs.audio-gd.com/index.asp)
--  睿志音响论坛  (http://bbs.audio-gd.com/list.asp?boardid=2)
----  R7_tda_Asy 固件  (http://bbs.audio-gd.com/dispbbs.asp?boardid=2&id=30999)

--  作者:audio-gd
--  发布时间:3/17/2019 12:26:30 PM
--  R7_tda_Asy 固件
        在2015年十月,我打算升级产品用的固件,那时我还不懂FPGA的编程设计。
         我问了几个专业的朋友,提出了设计的要求,象旧的 Master 7 V7固件,他们确认能做到但没有任何一个给我保证音质能满足我要求或好于旧的固件,尽管他们索价都不便宜,大约要10万RMB。
         我感觉非常失望,但继而充满力量,我要去学习FPGA的设计。
         当时我每周六日都去学习,学习了半年时间。
         但当我完成了半年的学习,尽管这半年中我非常努力用功,日以继夜地学习,但我还是对于设计毫无头绪,感觉象这半年的学习是浪费时间。
         我并不放弃。
         我购买了很多书籍去学习数字信号处理及Verilog, 基本上能买到的书箱都买齐了。还在网上搜索相关的一点一滴知道。众所周知,现在网上高手都不愿意说出有参考性的经验。
         你可能并不能想像到一个老人家要学习FPGA的编程是有多大的困难。但到了2016年十月,足足一年的学习,几乎每天都花8到16小时,即使是节假日,终于设计出了一个新固件,那就是Master 7 V7 .
         我依然没停止学习。即使同一本书,看10遍还是能学习到新知识。
         两个月前我拿到了 Accusilicon 的时钟,它超级优秀的性能令我不禁想改进固件,让DAC工作于完全异步模式,之前是同步与异步混合模式。
         我花费很多时间去聆听对比同步,异步与混合模式,最后我完成了新的固件,完全异步模式运行。它提供了比其他固件版本更好的音质效果与透明度,细节的重放非常自然流畅,完全没有一点兀突感。
         在这个设计中,它并不需要输入的MLCK信号。我们采用了 98.304MHz and 90.316MHz 的时钟,具有足够高的频率去重建内部时钟而无需经过PLL的倍频。因为PLL的输出Jitter 比Accusilicon 时钟要大非常多倍。
          Hi-end的信号源可以做得非常好,具有非常低的Jitter,但在音响中,无论是RJ45或是HDMI,都不是专门传输方式,即使信号源具有完美的输出信号,经过传输后,不同频率的信号会受到不同干扰与延迟,从而在到达DAC时,信号品质已大幅下降。
         因此我们在输入端设计了信号纠正器。对输入信号进行纠正处理,重建出完美的信号,杜绝了由于传输带来的音质的劣化。
          重建的时钟直接取自Accusilicon 时钟,因此具有极佳的性能。
          
     
          这一版固件中我加入了仿真 SAA7220 +TDA 1541A 的音质效果。
          用户可以设置PLL到1去启用这仿真效果。
           我还设计了新的NOS架构模式。
         所有的代码都不单纯基于技术,还经过相当多的聆听对比才得到确认。
         使用这一版固件,HDMI输入可以无需MLCK信号,MLCK信号是IIS传输时最高频率的信号,也是最容易受到干扰与影响的信号。DAC无需MLCK信号,音质就得到了保证。
         即使旧的R 7DAC并没使用到Accusilicon,也可以升级并令音质得到提升。这一版的音质是不强调任何方面,但也没缺失任何细节,完全很自然地重放音乐。
--  作者:jimmychan
--  发布时间:3/17/2019 12:52:47 PM
--  
. 謝謝何先生很有心做好產品, 值得鼓勵及大家學習!!
--  作者:煜煜与柔柔
--  发布时间:3/17/2019 1:11:39 PM
--  
已订购何生的R7HE升级时钟 真心期待快点到手聆听
--  作者:gidgee
--  发布时间:3/17/2019 1:22:45 PM
--  
??,新产品,新思路!
--  作者:闻鸡起舞
--  发布时间:3/17/2019 2:04:45 PM
--  
一切都来之不易,睿志用户都不要抱受之当然之态,当心存感激;另嫉羡何生,能做自己喜欢的事,并当作一生的事业;祝愿何生能不断地创新技术,继创佳作! 另请教何生,首页发布的R7R8系列固件应不是可完全异步的固件吧? 实现完全异步的话,大家的USB外置界面是不是可以下岗了呢?
--  作者:audio-gd
--  发布时间:3/17/2019 2:58:30 PM
--  
以下是引用gidgee在3/17/2019 1:22:45 PM的发言:
??,新产品,新思路!

现在的R2R 产品全部都是从数字输入到DA由可编程器件组成。更改固件就是重新排布硬件。因此要升级,只需要升级固件。
--  作者:audio-gd
--  发布时间:3/17/2019 3:04:22 PM
--  
以下是引用闻鸡起舞在3/17/2019 2:04:45 PM的发言:
一切都来之不易,睿志用户都不要抱受之当然之态,当心存感激;另嫉羡何生,能做自己喜欢的事,并当作一生的事业;祝愿何生能不断地创新技术,继创佳作! 另请教何生,首页发布的R7R8系列固件应不是可完全异步的固件吧? 实现完全异步的话,大家的USB外置界面是不是可以下岗了呢?

从数据的时序上,无论是什么设备输入,得到都是一样完美的数据信号。 但有些情况例外,例如信号源输出信号时序相当不准确,导致信号读取时出错,就可能导致到音质变差甚至出现杂音,这是很个别的情况。 通常所说的信号源对音质的影响主要是两方面因素,一是时序问题,二是相噪问题。 但相噪问题是信号源的问题。不可能前端有噪音后端来解决的。 现在消除了信号时序的影响,音质是会比之前更精准。
--  作者:ljq_ws
--  发布时间:3/17/2019 3:16:38 PM
--  
有些疑问,使用与睿志厂家相同IIS线序定义的非睿志界面,在解码器启用这款R7_tda_asy固件之后,该界面的MLCK信号对于解码器的IIS输入来说就是闲置了,那界面仍然可以正常连接睿志解码器吗?
在用的非睿志厂家界面,线序定义如下:
图片点击可在新窗口打开查看此主题相关图片如下:1520749092483.jpg
图片点击可在新窗口打开查看

--  作者:audio-gd
--  发布时间:3/17/2019 3:18:41 PM
--  
只要DATA,BCK,WCK信号定义一样就可以正常使用,MCLK有没有并无影响。
--  作者:ljq_ws
--  发布时间:3/17/2019 3:24:54 PM
--  
哦,明白了。 另外,问问何生,近期将在用的解码器寄回厂家升级新款晶振,在完成升级完后,固件版本也会随之一并升级再寄回给用户?我的解码器M7S,兼容R7V3系列固件的。
--  作者:闻鸡起舞
--  发布时间:3/17/2019 3:42:31 PM
--  
以下是引用audio-gd在3/17/2019 3:04:22 PM的发言:

从数据的时序上,无论是什么设备输入,得到都是一样完美的数据信号。 但有些情况例外,例如信号源输出信号时序相当不准确,导致信号读取时出错,就可能导致到音质变差甚至出现杂音,这是很个别的情况。 通常所说的信号源对音质的影响主要是两方面因素,一是时序问题,二是相噪问题。 但相噪问题是信号源的问题。不可能前端有噪音后端来解决的。 现在消除了信号时序的影响,音质是会比之前更精准。

哪信号源如果要做的就是提供足够低相躁的信号?
--  作者:njhifi
--  发布时间:3/17/2019 4:27:33 PM
--  
首先感谢何生精益求精造福广大用户。

再请问何生,之前的R7有信号矫正器吗?需要加装?


--  作者:rjx
--  发布时间:3/17/2019 7:24:03 PM
--  
睿志的产品能够独树一帜,和有何生这样能刻苦钻研技术而不单纯为了赚钱的老板分不开的。有很多老板,创业阶段也很努力,但等赚了一定的钱以后,就只顾赚钱了,而忘了初心。 像何生这样的,还有那个搞嵌入式叫正点原子的,我就是比较佩服这些不断进取的人。
--  作者:闻鸡起舞
--  发布时间:3/17/2019 9:16:49 PM
--  
老何其实应该不老,估计是70初的,应该叫何少
--  作者:尘事
--  发布时间:3/17/2019 9:21:22 PM
--  
这个版本相对之前的V3版我认为解析力提高了,细节丰富而不会过于刻意,听感上更为自然流畅。