以文本方式查看主题

-  睿志音响技术论坛  (http://bbs.audio-gd.com/index.asp)
--  睿志音响论坛  (http://bbs.audio-gd.com/list.asp?boardid=2)
----  FPGA SPDIF接收解调器与常见厂商接收解调芯片的区别。  (http://bbs.audio-gd.com/dispbbs.asp?boardid=2&id=31257)

--  作者:audio-gd
--  发布时间:8/10/2019 9:52:36 AM
--  FPGA SPDIF接收解调器与常见厂商接收解调芯片的区别。

FPGA是通过代码安排内部逻辑门硬件排布去实现不同功能,绝对上说FPGA是硬件设计而不是软件.

一片我们在用的FPGA就包含可用的上万个逻辑门,如果使用普通贴片的逻辑门,那一片芯片就相当于一台装满芯片的3匹空调那么大。

 常见的厂商接收解调芯片,通常是使用一个12M或其他频率的时钟作为主时钟,内部经PLL升频到98M去使用,对输入的SPDIF信号进行解码。

这种方式就限制了信号的品质。一般内置的PLL的Jitter 多在200PS左右,这几年新的A字头解调芯片标称PLL的Jitter是70PS。

对于大家都熟识的时钟来说,飞秒时钟时代早已降临,例如Accusilicon的jitter 就是0.07PS @98M,足足比A字头的芯片低了1000倍,比常见的200PS低了接近3000倍。

这就是为何我们在设计时就使用了90M与98M的时钟,而通常其他一些的设计都是使用22/24M或45/49M。

采用足够高的频率就可以无需使用PLL升频,保证了主时钟的超低Jitter特性。但这就要求FPGA的可运行的频率足够高。

使用了FPGA对SPDIF解码,在时钟上就比常见的芯片有莫大的优势。

此外由于FPGA运行速度远比一般解码芯片高,输出的数据与时钟的精准度更好,前后沿的延迟也更小,更容易被后端的芯片设备准确读取到数据。


--  作者:nhs6666
--  发布时间:8/10/2019 10:43:18 AM
--  
感謝何生還願意在串流時代為SPDIF做出貢獻 !
--  作者:audio-gd
--  发布时间:8/10/2019 11:12:45 PM
--  
可能正是因为SPDIF接收存在这样的问题,才有可能导致现在IIS传输更流行。 目前使用RJ45,HDMI这些方式传输IIS并不专业,容易受到影响与干扰,才有导致到即使定义相同但使用中存在种种问题。 SPDIF是打包数据,传输影响相对小。
--  作者:hhyytt
--  发布时间:8/11/2019 4:01:05 PM
--  
iis直接是LR数据以及word和mclk,连校验码都没有,容易被干扰。要搞好阻抗匹配和屏蔽。 不过何生有设计差分的hdmi传输,抗干扰强很多。
--  作者:gu1978
--  发布时间:8/12/2019 12:02:16 PM
--  
何老师,您是说运用了FPGA接收的解码器,同轴信号输入要比I2S(差分)输入声音要好?? 同轴信号不管怎么做都需要两次转换,信号会损失不少啊。
--  作者:audio-gd
--  发布时间:8/12/2019 4:43:05 PM
--  
从前未了解数字信号的时候我也是认为转换越多,信号损失就越大,就如同模拟信号一样。 但现在稍有了解后就知道,数字信号无论转换多少次,只要最后输出的时候能有稳定准确的时序,后面的DA就可以正常根据信号进行工作。 而如果时序不正确,有延迟,时钟有塌肩等,即使是没有转换,也会导致后面DA工作时错失了某些数据。
--  作者:tash
--  发布时间:8/20/2019 9:31:46 AM
--  
 学习了
--  作者:gu1978
--  发布时间:9/13/2019 1:34:21 AM
--  
何老师,我已经把IIS转同轴玩到顶了,但通过对比试验,IIS信号比同轴信号好多了,IIS信号声音更传真、微动态更好、表现声音更有感情;而同轴相比还是表现硬、有一些微动态的细节是一笔带过,不能生动表现。 我这种试验对比已经经过了好几台解码器对比,结果都是一样,IIS信号声音相比更好。
--  作者:睿睿飞翔
--  发布时间:9/15/2019 2:52:36 PM
--  
支持gu1978兄的IIS信号和同轴信号传输试验对比结果。是啊,很多东西通用的并非是最佳技术方案,最佳方案并不普遍通用。IIS就是例子。
--  作者:zhou8909
--  发布时间:10/4/2019 12:18:11 AM
--  
请问之后R8是不是也会升级成并行处理模式的固件?