dvbbs
收藏本页
联系我们
论坛帮助
dvbbs

睿志音响技术论坛睿志音响论坛睿志音响论坛 → R7_tda_Asy 固件


  共有6860人关注过本帖平板打印

主题:R7_tda_Asy 固件

帅哥,在线噢!
audio-gd
  1楼 个性首页 | 信息 | 搜索 | 邮箱 | 主页 | UC


加好友 发短信
等级:管理员 贴子:26333 积分:140544 威望:0 精华:49 注册:3/26/2005 8:25:45 PM
R7_tda_Asy 固件  发贴心情 Post By:3/17/2019 12:26:30 PM

        在2015年十月,我打算升级产品用的固件,那时我还不懂FPGA的编程设计。
         我问了几个专业的朋友,提出了设计的要求,象旧的 Master 7 V7固件,他们确认能做到但没有任何一个给我保证音质能满足我要求或好于旧的固件,尽管他们索价都不便宜,大约要10万RMB。
         我感觉非常失望,但继而充满力量,我要去学习FPGA的设计。
         当时我每周六日都去学习,学习了半年时间。
         但当我完成了半年的学习,尽管这半年中我非常努力用功,日以继夜地学习,但我还是对于设计毫无头绪,感觉象这半年的学习是浪费时间。
         我并不放弃。
         我购买了很多书籍去学习数字信号处理及Verilog, 基本上能买到的书箱都买齐了。还在网上搜索相关的一点一滴知道。众所周知,现在网上高手都不愿意说出有参考性的经验。
         你可能并不能想像到一个老人家要学习FPGA的编程是有多大的困难。但到了2016年十月,足足一年的学习,几乎每天都花8到16小时,即使是节假日,终于设计出了一个新固件,那就是Master 7 V7 .
         我依然没停止学习。即使同一本书,看10遍还是能学习到新知识。
         两个月前我拿到了 Accusilicon 的时钟,它超级优秀的性能令我不禁想改进固件,让DAC工作于完全异步模式,之前是同步与异步混合模式。
         我花费很多时间去聆听对比同步,异步与混合模式,最后我完成了新的固件,完全异步模式运行。它提供了比其他固件版本更好的音质效果与透明度,细节的重放非常自然流畅,完全没有一点兀突感。
         在这个设计中,它并不需要输入的MLCK信号。我们采用了 98.304MHz and 90.316MHz 的时钟,具有足够高的频率去重建内部时钟而无需经过PLL的倍频。因为PLL的输出Jitter 比Accusilicon 时钟要大非常多倍。
          Hi-end的信号源可以做得非常好,具有非常低的Jitter,但在音响中,无论是RJ45或是HDMI,都不是专门传输方式,即使信号源具有完美的输出信号,经过传输后,不同频率的信号会受到不同干扰与延迟,从而在到达DAC时,信号品质已大幅下降。
         因此我们在输入端设计了信号纠正器。对输入信号进行纠正处理,重建出完美的信号,杜绝了由于传输带来的音质的劣化。
          重建的时钟直接取自Accusilicon 时钟,因此具有极佳的性能。
          
     
          这一版固件中我加入了仿真 SAA7220 +TDA 1541A 的音质效果。
          用户可以设置PLL到1去启用这仿真效果。
           我还设计了新的NOS架构模式。
         所有的代码都不单纯基于技术,还经过相当多的聆听对比才得到确认。
         使用这一版固件,HDMI输入可以无需MLCK信号,MLCK信号是IIS传输时最高频率的信号,也是最容易受到干扰与影响的信号。DAC无需MLCK信号,音质就得到了保证。
         即使旧的R 7DAC并没使用到Accusilicon,也可以升级并令音质得到提升。这一版的音质是不强调任何方面,但也没缺失任何细节,完全很自然地重放音乐。


http://www.audio-gd.com

Blog:   http://kingwa.blog.163.com/

支持(0中立(0反对(0回到顶部
总数 44 1 2 3 下一页