dvbbs
收藏本页
联系我们
论坛帮助
dvbbs

睿志音响技术论坛睿志音响论坛睿志音响论坛 → 乘风破浪,砥砺前行,设计了一个数字处理界面


  共有9921人关注过本帖平板打印

主题:乘风破浪,砥砺前行,设计了一个数字处理界面

帅哥,在线噢!
audio-gd
  1楼 个性首页 | 信息 | 搜索 | 邮箱 | 主页 | UC


加好友 发短信
等级:管理员 贴子:26214 积分:139887 威望:0 精华:49 注册:3/26/2005 8:25:45 PM
乘风破浪,砥砺前行,设计了一个数字处理界面  发贴心情 Post By:8/9/2019 11:43:58 PM


外观向来不是我们的特长。
功能简介:
显示功能:
1,显示输入通道,共三组,包括有USB, 同轴, 光纤输入。
2,显示实时采样率,如PCM44K显示44.1,最高可显示到768K, DSD128显示128.DSD512显示512,如果是DSD1024则显示999 。

面板上设置功能:
1,设置机器自动关闭显示屏。
2,设置时钟输出接口输出是BCK信号还是MCLK信号。
3,设置数据处理模式,目前包含两种,1,直接输出。2,内部重新校正时序输出。将来再看看是否可增加噪音预滤除功能。
4,设置HDMI输出定义以兼容不同的DAC。

输出模式包含有:
1,AES输出
2,传统同轴输出。
3,第二代CAST电流传输同轴输出。无需特别设计的DAC,此输出可兼容大多数的DAC,除非DAC使用变压器同轴输入。
4,HDMI-IIS输出。
5,时钟输出。

电路特点:
使用AmaneroUSB 设计,重新对电路进行调整,改良供电,使用4组稳压电源对各部分供电。这个部分不带22与24M的时钟。数据经隔离输出到FPGA。
这几年来我们使用过XMOS,也购买过一些其他界面,发现驱动上,最稳定的还是Amanero.

使用FPGA处理数据与时钟。本机使用的FPGA就包含有数千上万个逻辑门,因此电路上可以大为简化 ,无需象其他一些界面要使用大量的逻辑器件加CPLD进行辅助处理。
FPGA在这里还承担着数据与时钟的处理。将处理后的时钟按需求经隔离器送回到Amanero使用。
由于时钟就在FPGA本级,因此时序功能可以校正得相当精准,也无需担心 Jitter的影响。
FPGA还承担着光纤同轴输入的解调功能,无需使用固定功能的芯片。
同轴输出是由FPGA内部硬件配置实现。高达450M的处理速度,即使是384K也轻松应付。

各组输出使用大输出力的高速芯片缓冲,减少由于驱动力不足导致时钟或数据的变形。

整机使用了13组高速低噪音稳压电源组成双重稳压电源进行供电。

机器后面具有升级接口,可对Amanero与FPGA的固件进行升级,无需拆开机器。
光纤输入的位置摆得有点怪,原因是考虑到有用户不需要光纤时,可定制两组同轴输入。



http://www.audio-gd.com

Blog:   http://kingwa.blog.163.com/

支持(0中立(0反对(0回到顶部
总数 66 1 2 3 4 5 下一页