dvbbs
收藏本页
联系我们
论坛帮助
dvbbs

睿志音响技术论坛睿志音响论坛睿志音响论坛 → FPGA SPDIF接收解调器与常见厂商接收解调芯片的区别。


  共有2521人关注过本帖平板打印

主题:FPGA SPDIF接收解调器与常见厂商接收解调芯片的区别。

帅哥哟,离线,有人找我吗?
audio-gd
  1楼 个性首页 | 信息 | 搜索 | 邮箱 | 主页 | UC


加好友 发短信
等级:管理员 贴子:26324 积分:140483 威望:0 精华:49 注册:3/26/2005 8:25:45 PM
FPGA SPDIF接收解调器与常见厂商接收解调芯片的区别。  发贴心情 Post By:8/10/2019 9:52:36 AM

FPGA是通过代码安排内部逻辑门硬件排布去实现不同功能,绝对上说FPGA是硬件设计而不是软件.

一片我们在用的FPGA就包含可用的上万个逻辑门,如果使用普通贴片的逻辑门,那一片芯片就相当于一台装满芯片的3匹空调那么大。

 常见的厂商接收解调芯片,通常是使用一个12M或其他频率的时钟作为主时钟,内部经PLL升频到98M去使用,对输入的SPDIF信号进行解码。

这种方式就限制了信号的品质。一般内置的PLL的Jitter 多在200PS左右,这几年新的A字头解调芯片标称PLL的Jitter是70PS。

对于大家都熟识的时钟来说,飞秒时钟时代早已降临,例如Accusilicon的jitter 就是0.07PS @98M,足足比A字头的芯片低了1000倍,比常见的200PS低了接近3000倍。

这就是为何我们在设计时就使用了90M与98M的时钟,而通常其他一些的设计都是使用22/24M或45/49M。

采用足够高的频率就可以无需使用PLL升频,保证了主时钟的超低Jitter特性。但这就要求FPGA的可运行的频率足够高。

使用了FPGA对SPDIF解码,在时钟上就比常见的芯片有莫大的优势。

此外由于FPGA运行速度远比一般解码芯片高,输出的数据与时钟的精准度更好,前后沿的延迟也更小,更容易被后端的芯片设备准确读取到数据。



http://www.audio-gd.com

Blog:   http://kingwa.blog.163.com/

支持(0中立(0反对(0回到顶部